En un sistema de computación electrónica , el chip de unidad de procesamiento central tiene tres funciones principales : la lectura de la corriente de entrada de las señales de datos binarios , el procesamiento de la secuencia de entrada y la transmisión de , o " escribir ", los resultados procesados como un flujo de salida . Para gestionar el flujo de datos entre los dispositivos controlados por dos CPU independientes , un esquema de primero en entrar , primero en salir ( FIFO ) puede ser incluido en el código del controlador para establecer un protocolo de gestión de colas para el procesamiento de las señales entrantes . La profundidad de FIFO para un sistema de procesamiento de datos de la CPU a CPU básicamente es la máxima cantidad de memoria necesaria para compensar la diferencia entre la velocidad a la que los datos pueden ser escritos por la CPU de transmisión y leídos por la CPU receptora . Instrucciones
1
Multiplicar la velocidad de la escritura /señal de transmisión de CPU ( en MHz ) por el número de ciclos de inactividad que se producen entre dos ciclos de lectura consecutivas. Si usted no sabe la tasa de su CPU o ciclos de inactividad , visite el sitio web del fabricante de chips y buscar estos valores en " Especificaciones técnicas".
2
Divide la velocidad de la lectura /la señal de recepción de CPU ( en MHz ) por el resultado del paso 1 . Esta información también se puede encontrar en la sección " Especificaciones técnicas " .
3
Restar el resultado del paso 2 por el 1. Por ejemplo, si 2/3 fue el resultado del paso 2 , usted restaría 2/3 de 1 , que le da una respuesta de 1/3 ó 0.3334 .
4
Multiplique el resultado del paso 3 por la escritura /transmitir tamaño de ráfaga de CPU. Esta información debe estar disponible en la sección " Especificaciones técnicas " . El valor que se obtiene representará a la profundidad de FIFO sincrónico requerida, en bits. Si el valor es un decimal, redondear al entero más cercano .
5
Para determinar la profundidad de FIFO asíncrona , añadir 1 al resultado del paso 4 .
