Reduced Instruction Set Computing (RISC ) ​​es un concepto de diseño de CPU que busca ganancias en el poder como una compensación para las instrucciones simplificadas. Esta filosofía de diseño se opone directamente a Complex Instruction Set Computing ( CISC ) ​​, que es la base de los procesadores tipo x86 de la gran mayoría de los ordenadores personales y portátiles . Performance- Oriented

La construcción del procesador RISC es tal que el rendimiento es la prioridad , más que fuerza bruta . Cuando se desarrollaron RISC y CISC , el cuello de botella de los microprocesadores era el poder , lo que significa que CISC ganó y fichas eficientes y orientados al rendimiento se utiliza cada vez menos. RISC volvió a estar de moda cuando la necesidad se incrementó para los chips que hacen un uso eficiente de la energía de la batería portátil.
Menos versátil

Dado que el conjunto de instrucciones es tan simple, que es , una instrucción por ciclo , los procesadores RISC tienden a ser mejor utilizados para las operaciones lógicas simples y repetitivos . Procesadores CISC son verdaderamente "propósito general", lo que significa que puede canalizar múltiples instrucciones a la vez sin una preferencia por las aplicaciones más simples o más complejas . Procesadores RISC es necesario programar de una manera muy particular.
Sencillo

La orientación hacia el desempeño de la arquitectura RISC se debe a su sencilla y eficaz conjunto de instrucciones . Esta simplicidad significa que los procesadores RISC son más fáciles de diseñar y baratos de producir , lo que es ideal para las máquinas de computación especialmente diseñados y barato que se ejecutan las instrucciones repetitivas.
Largo Instrucción Cuerdas
< p> procesadores RISC se pueden adaptar para ejecutar cadenas de instrucciones CISC estilo , pero son muy ineficientes para hacerlo . Desde un procesador RISC sólo puede manejar una cadena de instrucción a la vez , el código debe ser más compartimentada y, por tanto , más complicado.