¿ comprobación de paridad es un método de detección de errores que puede detectar errores de memoria en una computadora, transmisiones entre las redes y en las transmisiones de los sistemas sin contacto , como en el intercambio de datos entre una tarjeta inteligente y su lector . La verificación de paridad detecta errores de software , por lo general causada por irregularidades eléctricas en el sistema , en lugar de errores de hardware o daño físico a un dispositivo de memoria. Si la comprobación de paridad detecta un error de memoria en su ordenador , de verificación de paridad de su sistema informa sobre el error de la BIOS. Comprobación de Paridad Explicación
sistema que emplea la comprobación de paridad añade un bit de paridad adicional para cada byte de datos , y utiliza paridad par o impar comprobación para evaluar la integridad de los datos. En el caso de la comprobación de paridad impar, cuando el sistema escribe datos en la memoria , el comprobador de paridad examina cada poco para ver si su valor es 0 o 1 . El comprobador de paridad luego suma los valores de cada bit , estableciendo el valor del bit de paridad a 0 si la suma es impar y establecer el valor a 1 si la suma es par. El sistema lee esta información cuando recupera los datos y si detecta una suma de número , que trata los bytes como datos corruptos , reportar el incidente a la BIOS. Incluso la comprobación de paridad funciona de la misma manera, aunque bajo , incluso la comprobación de paridad , el comprobador de paridad fija el bit de paridad para proporcionar una suma de número par , como una cantidad impar indica un error.
Papel de el BIOS
Si su sistema tiene una placa base que soporta la comprobación de paridad, puede activar o desactivar en la BIOS . La opción para desactivar la comprobación de paridad es útil si se opta por instalar memoria sin paridad adicional. El BIOS también informa de errores de paridad , y le dará opciones como guardar el trabajo en curso y reiniciar el equipo.
Inconvenientes de comprobación de la paridad
comprobación de la paridad no es a prueba de tontos . Múltiples bits pueden tener sus valores cambiados de 0 a 1 o viceversa a través de un evento tal como una interrupción eléctrica dentro de un circuito . En un sistema con paridad impar , si dos bits con un valor de 1 tienen esos valores cambian a 0 , la suma de los bits de datos y bits de paridad todavía será igual a uno y el comprobador de paridad no reconocerá la corrupción de datos. Mientras que un probador de paridad puede solicitar al BIOS para advertir al usuario de un error de memoria , no puede corregir los errores , lo que limita el valor de la comprobación de paridad .
De corrección de errores de código
ECC va más allá de la detección de errores de paridad a los errores de corrupción de derivados de un solo bit dañado. Mientras que ECC no puede corregir los errores de bits múltiples , todavía puede detectarlos y alertar sobre la corrupción de datos. Scott, Mueller toma nota de que el peligro de corrupción de bits múltiples es mínima , sin embargo, que indica en su artículo " Paridad y ECC " para Publishing QUE que el 98 por ciento de los errores de memoria son errores de un solo bit . John Williams informó en su libro de 2008 " Diseño Digital VLSI con Verilog " que a partir del momento de la escritura , ECC se había convertido en una tecnología más frecuente que la comprobación de paridad , ya que la mayor parte del disco duro y los fabricantes de chips de memoria RAM construido sus productos con una funcionalidad ECC .
