Altera Quartus es un sistema de software que le permite crear circuitos lógicos digitales utilizando lenguajes descriptores de hardware , como VHDL y Verilog . Quartus también le permite simular el comportamiento de estos circuitos , por lo que puede poner a prueba el diseño antes de comprometerse a un banco programables de puertas lógicas . Antes de poder simular el comportamiento del circuito , debe compilar el código de idioma descriptor de hardware en un archivo de circuito Quartus . Esto puede tomar mucho tiempo , pero esto puede ser acelerado mediante la activación de la opción " Compilación inteligente" . Cosas que necesitará
Altera Quartus II Web Edition
Mostrar más instrucciones
1
clic en el icono de Altera Quartus II para lanzar el programa . Haga clic en "Archivo " de la barra de herramientas principal y seleccione " Abrir ". Abra el proyecto que desea acelerar . Como alternativa , puede crear un nuevo proyecto seleccionando "Nuevo proyecto ". Este proyecto estará vacía , pero todavía se puede hacer los cambios necesarios para que cuando se agrega un poco de código VHDL , se optimizará el tiempo de compilación.
< Br > 2
clic "Asignaciones " de la barra de herramientas principal. Haga clic en "Configuración " en el menú que aparece. Aparecerá una nueva ventana.
3
Haga clic en " Configuración de proceso de compilación " de la columna en la parte izquierda de la ventana. La parte derecha de la página muestra varias opciones de compilación ajustables.
4 Haga clic en la casilla junto a " Usar compilación inteligente " para activar esta función. Esto obliga al compilador que omita el "Análisis ", " etapas del ajustador " Síntesis "y " . Estas etapas de hacer frente a la optimización del circuito digital para adaptarse a una pieza específica de hardware . Son los pasos innecesarios para las primeras etapas de desarrollo de circuitos digitales , donde se le puede hacer muchos cambios pequeños que cada uno requiere una compilación de probar. Al convertir estas etapas fuera , usted puede ahorrar mucho tiempo .